# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

#### (9 日本国特許庁 (JP)

⑩特許出願公開

### ⑫公開特許公報(A)

昭58—182321

 ⑤Int. Cl.³
 H 03 K 17/693
 H 01 L 27/04 27/08
 H 03 K 19/094 識別記号

庁内整理番号 7105—5 J 8122—5 F 6370—5 F 6832—5 J ❸公開 昭和58年(1983)10月25日

発明の数 1 審査請求 未請求

(全 5 頁)

#### **分集積回路装置**

20特

顧 昭57-65823

②出 願 昭57(1982)4月20日

の発 明 者 一柳武士

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タ工場内

⑪出 願 人 東京芝浦電気株式会社

@代 理 人 弁理士 鈴江武彦 外2名

川崎市幸区堀川町72番地

男 #田 🛊

#### 1. 発明の名称

集歌回路装置

#### 2. 特許請求の範囲

(1) ソース相互が経続され、それぞれのかっし、 場子を各々入力信号の与えられる入り MOS トランツスタと、この第1かよび第2のMOS トランツスタのそれぞれのドレインジスタのでは、というとの間に設けられたMOSトランジスタのおよびがある。 第1かよび第2のタンスタの共配を表現という。 第1かよび第2のタンスタの表現とは、のののは、 10 MOSトランジスタのおき、 11 を発表して、 12 を存出し、 13 を存出し、 14 を存出し、 15 を存出し、 16 を存出し、 17 を存出し、 18 を存出し、 

(2) 上記定電放棄は電視決定負荷として上配 第1 かよび第2 の負荷と同時に形成した同一型 の MO 8 トランジスタを具備している特許請求の 範囲第1項記載の集積回路装置。

#### 3.発明の詳細な説明

[発明の技術分野]

との発明は、単チャンネル E√D 製 MOS・I C もの集徴回路袋置に関する。

( 発明の技術的背景 )

高速動作の輪理集骸回路として、一般にュチャンネル R/D 型 M O S・I C ( ュー M O S・I C ) が普及している。とういったュー M O S・I C 等の論理回路にかける入力部は第1図に示すようなものである。

まず、入力増子Aに供給された外部装置からの入力信号は、増子Aに対し直列の保険抵抗及と逆電圧を接地点に腎とすようにした保護ダイオード』とによる入力保護回路まに供給される。この入力保護回路まを経た信号は、ソースが接地されたエンペンスメント型のMOSトランジスタ(以下FETと配す)まのケートに供給する。このFETまのPレインと電像Von との間には、ゲートがソースに接続されたディブレッション

型 MOB・PET 4 が直列に接続され、この MOB・PET 3 と MOS・PET 4 の接続点 B は内部倫理 回路 1 0 0 の入力 後に接続して出力 信号を供給する。

とのように、とのエンハンスメント型 MOS・ FET J かよびティプレッション型 MOS・PET I は、いわゆる E/D 型の入力 インバータ 5 を構 成してかり、それぞれ、収和用 FET および負荷 用 FET となっている。

すまわち、上記のような入力回路において、外部装置からの入力信号は、保険回路 3 を介して、適当な齲債(ノイズマージン)を有する入力インパータ 5 に供給され、内部触避回路が正確な動作を行なえるように増細される。

とのようた入力インパータ5 の避移特性は、 駆動用のMOS・PET 3 と負荷用のMOS・PET ↓の幾何学的を形状に係る A<sub>B</sub> ( A<sub>B</sub> = W/L(D) W/L(L) W/L(D) : 駆動用MOS・PET 3 における有効チャ ンネル幅 W と有効チャンネル長しの比、

W/L(L): 負荷用MOS・PET 4 における有効チ

じる MOB・PETS・4の関値電圧のバラッキは 不定で、その方向も一定しない。従って、入力 インパータ5の進移特性のバラッキを小さく抑 えようとすると、駆動用MOS・PETSおよび負 荷用MOS・PET4の関値のバラッキを敷しく抑 えなければならず、製造余裕の小さいものとなる。

#### (発明の目的)

との発明は上記のような点に鑑みなされたもので、外部入力包圧に対しては充分高いノイズマージンを得られるよう、関値包圧を所証の値に設定でき、内部論理回路に対しても信号レベルの整合性が良く、動作余裕、製造余裕が充分あるように遷移特性の改善された入力回路を有する集積回路装置を提供しようとするものである。

#### (発明の板要)

すをわち、との発明に係る集徴回路装置は、 内部論理回路への入力回路として、ソース相互 を接続し、それぞれのゲート端子を外部入力信 ャンネル観∀と有効チャンネル長しの比)と、 それぞれのMOS・PBT♂・4の開催電圧 Ve とで 決定される。

#### [背景技術の問題点]

とのような入力インパーメるの連移特性を共 なる 月 につき示けと弟2回のようになる。 丁な わち、 / w が大きい場合には、 図中 Vei で示す気 圧が入力インパータもの関値電圧となるもので、 関値電圧が低下し、入力電圧に対するノイズマ ージンが下がる傾向がある。一方、 Agが小さい 掛合には、 ₽±の大きい 場合に比らべ、 関値電圧 は V<sub>vs</sub> で示すように上昇するが、インパータ & の低レベル出力電圧 Val が下がりきらず、内部 論題函的の關値電圧 Ves との整合性が劣化し、 動作会裕が小さくなる。さらに、動作会格が小 さいため、この入力インパータ6の遷移特性の パラッキを小さく抑える必要がある。 しかし、 E/D 型のインパータでは駆動用 MOS・PET 3 か 上び食資用MOS・PET(が異なる型のPETであ り、そのため、それぞれの製造工程によって生

号の与えられる信号入力端をよび基準電圧入力端とした例えばエンタのと、PETによる第1かよび第2のMOS・PETを使用し、との第1かよび第2の領域をは、アンスののMOS・PETを使用し、との第1かよび第2の領域をは、アンスののでは、アンスののでは、アンスののでは、アンスののでは、アンスののでは、アンスのでは、

#### [最男の実施例]

以下図面を参照してとの発明の一実施例につ t 説明する。第3回はその構成を示するので、 増子では、第1回で示したような運列抵抗Bと 保護ダイオード』による保護回路3を通過した 与が供給される信号入力端で、一方をは基準 電圧の与えられる信号ラインである。それぞれ の畑子Cかよび信号ラインとは、扱飲人の ースを相互扱鋭したエンハンスメント型の および第2のMOS・PET11・12の元れれの のゲートに接続する。これら一対の 部1の配のB・PET11・12は、差跡増組の の配動用 PETとなるものでそれぞれの Pレイン には、ゲートをソースに接続したディブレッション型の第3かよび第4のMOS・PET13・ 14をそれぞれ負荷として接続し、この負荷 MOS・PET13かよび14の Pレインに電像 VDD を接続する。

一方、前記第1および第2のエンハンスメント型MOS・PET11・12のソースの共通接続点 D に対しては、ゲートをよびソースを優地したディブレッション型の第5のMOS・PET18を直列に接続する。 この第5のMOS・PET18 はゲート電圧が一定に保たれ、一定電流1・を流し続ける電流決定負荷10で、差動増額回路

どびMOB・PET 2 0 を直列に設けて地源電位を 分割する場合を示したが、例えば地域電圧を抵 抗分割するなどして、適宜基準電圧を待られる ようにすれば良い。

このような構成の入力目的では、基準電圧 別 18より基準電圧を与え、他方の入力に からの信号入力信号をした整計る電圧コンペルを を圧と入力信号電圧を比較する電圧コンペルを がはとして、その出力信号レベルを反転すると で、基準電圧を通過な値に数定するとに よって、容易に入力回路の 調値を、外路からの 人力信号に対しノイズマージン的に最適なの にまる。

さらに、とのような差別増級部17を有する 入力回路は、優れた遅移特性を有するもので、 第4 図にとの遅移特性を、 Pa が小さい場合の R/D 競入力インパーメと比較して示した。 この 図に示すように、 前記差別増級回路を入力回路 へ採用するととにより、単に希望する関値を容 の定電税課』をとなるものであり、上記負荷用の第3かよび第4のMOB・PET13かよび』(と同一工程すなわち同時に形成したものとするとかなましい。

このように、第1~第5のMOS・PET」」。
12…15は、それぞれエンハンスメント型の第1かは第2のMOS・PET」1、12のゲートを異なる2入力機とし、ディブレッションを開稿が17を構成しており、第1のMOS・PET 11のPレインの整動増幅部17の出の出の出の出の出の出の出の出の出の出の出の出の出ている。この出の出るに対し、逆転性の出力を表たければ、第2のMOS・PET 12のPレインを出力増かとすれば良い。

そして、この差別増級部19の一方の入力増、 この場合では第2のMOB・PRT18のゲート増 子に続く信号ラインBには、基準電圧部18よ り電圧を与える。との基準電圧部18は、図で は、電源V<sub>BD</sub>と要地電源間にMOS・PRT19か

品に得るととができるばかりでなく、通移特性が急酸になり、入力信号に対するソイズマージンが大きくなると共に、低レベル出力性圧 Vol も低下し、内部論理回路との整合性すなわち動作余者も改善する。との場合、低レベル出力電圧 Vol は、従来のものに比らべ、約 % となる。

また、さらに、基動増報部17において、駅助用の第1かよび第2のMOS・PET11・12のMOS・PET11・12のスイッチ抵抗を無視できるように、これらのMOS・PET11・12のディメンジョンを大きく設定すると、この差動増報部17の低レベル出力電圧 Vol の値は、駆動用の第1かよび第2のMOS・PET11・12の関係の影響が殆んどなくなり、定電視線16と負荷用の第3かよび第4のMOS・PET13・14との関係で決定される。

上記実施例では、食荷用の第3かよび第4の MOS・PETI3,14と定電流源16の第5の MOS・PETI3とを同時に同一の製造工程によって形成している。とのため、この製造油程で、 電液決定負荷10とをるの第5のMOB・PET 16の 節的な抵抗が、例えば増加するようにはらつけば、その「はらつき」と何じ割合で同じ方向に負荷用の第3かよび第4のMOB・PET 13・14と定能であり、出力増展のMOB・PET 13・14と定能流減16の第5のMOB・PET 13・14と定能流減16の第5のMOB・PET 13・14と定能流減16の第5のMOB・PET 15とのディメンションのようで出力低電圧 Vol が決定されるととなる。従って、入力インパーターの関値に対力を表のように各MOB・PET の関値の「はらつき」を厳しく抑える必要がなくなり、製造会格を大きくとれる。

第5図には定電光板16をミラー国路林成に した場合の入力回路を示す。なお、定電流板 16以外の構成および動作は前突着例と同様で あるので、基準電圧部18は図示せず、阿一株 成分には同一符号を付してその説明を省略する。 とのミラー国路構成の定電流後18においては、

ラメータの変動によって、電視決定負荷10となる第6のMOS・FET 31の等価的負荷抵抗が高くなれば、その割合で基準電流Iaが減少するが、同時に、差動増和部の負荷となる第3かよび第4のMOS・FET 13,14 も上配と同じ割合で等価的負荷抵抗が高くなってわり、出力端目の出力電圧には、製造工程パラメータの変動の影響が現れない。

#### (発明の効果)

Pレインを電視 Van に接続し、ゲートをソース に接続したディアレッション型の第6のM 8。 PBT 2 1 か覚症決定負荷 1 0 となるもので、前 実施例と同様に、 C の M O 8・P B T 2 1 は差動場 報節 1 7 の負荷となる第3 かよび第4 の M O 8・P B T 2 1 のソースを 解放する。 C の 第6 の M O 8・P E T 2 1 のソースには、ソースを 緩地した 第7 の P E T 2 2 か 面 列に接続される。そして、 C の 第7 の M O 8・P E T 1 1 1 2 の ソース相互 扱続点 D と接触 2 2 とか 互いにゲートを 級 されて、 1 ラー 回 路を構成する。

すなわち、電源 Vap と終地電源間に構成された第6のMOS・PET 2 1と第7のMOS・PET 2 2 と第7のMOS・PET 2 2 の変列回路は、基準電流設定回路で、ととに使れる基準電流 Iaと比例する定電流が第8のMOS・PET 2 3 に続れる。

との場合にも前実施例と同様に製造工程のパ


- 路殻管を提供できる。

なか、上配実施例では、n-MOSの集積回路 について説明したが、pテャンネルの集検回路 にかいても同様に構成でき、MOS・PETもエン ハンスメント型かよびディブレッション型のも のに限らず、イントリンシック型等、他のもの でもよい。


#### 4. 図面の簡単を説明


第1図は従来の集独回路要置を説明する回路 図、第2回は従来の入力インパータの選移特性 を示す図、第3回はこの発明の一災施例に係る 集積回路装置を説明する回路圏、第4回はその 選移特性を示す図、第5回はこの発明の他の実 地例を示す回路図である。


出版人代理人 . 弁理士 的 仁 食 彦



第 2 図







-113-